Floating-Point Instructions A-36 Floating Point · · · · · · · · 0-4 ADD NORMALIZED (AD, ADR, AE, Halt Device · · · · · · · · · 0-4 AER, AXR) · · · · · · · · · · A-36 1/0 Extended Logout · · · · · 0-4 ADD UNNORMALIZED (AU, AUR, AW, Limited Channel Logout 0-4 AWR) . · · · · · · · · · A-36 Move Inverse · · · · · · 0-4 COt-WARE (CD, CDR, CE, CER) A-37 Multiprocessing · · · · 0-4 DIVIDE (DO, DDR, DE, DER) A-37 PSW-Key Handling 0-4 HALVE (HDR, HER) · · · · · · · A-38 Recovery Extensions 0-4 MULTIPLY (MD, MDR, ME, MER, MXD, Segment Protection 0-4 MXDR, MXR) · · · · · · · · · A-38 Service Signal · · · · · · D-4 Floating-Point-Number Conversion A-38 Start-lID-Fast Queuing · · · · D-4
Fixed Point to Floating Point A-39 Storage-Key-Instruction
Floating Point to Fixed Point A-39 Extensions · · · · · · 0-5 Multiprogramming and Storage-Key 4K-Byte Block 0-5 Multiprocessing Examples · A-40 Suspend and Resume · · · · 0-5 Example of a Program Failure Test Block · · · · · D-5
Using OR Immediate · · · · · A-40 Translation · · · · D-5 Conditional Swapping Vector · · · · · · D-5
Instructions (CS, COS) A-40 31-Bit IDAWs · · · · · · 0-5 Setting a Single Bit · · · A-41
Updating Counters · · · · · A-41 APPENDIX E. TABLE OF POWERS OF 2 E-l
Bypassing POST and WAIT A-42 BYPASS POST Routine · · · · A-42 APPENDIX F. HEXADECIMAL TABLES F-l BYPASS WAIT Routine A-42 LOCK/UNLOCK · · · · · A-42 APPENDIX G. EBCDIC CHART G-l LOCK/UNLOCK with LIFO Queuing for Contentions · · · · · · A-43 APPENDIX H. CHANGES AFFECTING LOCK/UNLOCK wi th FIFO Queuing COt'1PATIBILITY BETWEEN SYSTEM/360 for Contentions · · · · · A-44 AND SYSTEM/370 · · · · H-l Free-Pool Manipulation · · · · A-46 Removal of USASCII-8 Mode H-l Operation Codes of lID APPENDIX B. LISTS OF INSTRUCTIONS B-1 Instructions H-l
Halt 1/0 · · · · H-l APPENDIX C. CONDITION-CODE Start 1/0 H-l SETTINGS · · · · · · · · · · C-l Test Channel · · · · · · H-2
Logout . · · · · · · · · H-2 APPENDIX D. FACILITIES · · · · D-1 Command Retry · · · B-2 Commercial Instruction Set D-l Channel Prefetching H-2 Other Facilities · · · · · D-1 Validity of Data · · · · · · · H-2
Branch and Save · · · · D-2 Channel Indirect Data Addressing D-2 APPENDIX I . CHANGES AFFECTING Channel-Set Switching · · · · D-2 COMPATIBILITY WITHIN S YS T Ef'1I3 70 I-I Clear 1/0 · · · · · · · · · · D-2 READ DIRECT and WRITE DIRECT I-I Command Retry · · · · · · · · 0-2 Store Accesses · · · · · 1-1 Conditional Swapping · · · · 0-2 Fetch Accesses · · · · · · I-I CPU Timer and Clock Comparator D-2 Operand-Access Consistency 1-2
Direct Control · · · · · · · · 0-2 Change Bit · · · · · · · · · 1-2 Dua Space (DAS) 0-2 Subchannel Interruption-Pending Extended · · · · · · · · · · · D-3 State . · · · · · · · · · · · 1-2 Extended-Precision Floating Point 0-3 START 1/0 and START 1/0 FAST
Extended Real Addressing D-3 RELEASE · · · · · · · · · 1-2
External Signals · · · 0-3 Fast Release · · · · · 0-3 INDEX · · · · X-I